Wydział Elektroniki i Telekomunikacji

  • Zwiększ rozmiar czcionki
  • Domyślny  rozmiar czcionki
  • Zmniejsz rozmiar czcionki
Badania > Rozprawy doktorskie > Testing Digital Integrated Circuits with Novel Low-Power High Fault Coverage Techniques...

Testing Digital Integrated Circuits with Novel Low-Power High Fault Coverage Techniques...

Drukuj

Jędrzej Solecki

Testing Digital Integrated Circuits with Novel Low-Power High Fault Coverage Techniques and a New Scan Architecture

Promotor: Prof. dr hab. inż. Jerzy Tyszer

Recenzenci: Prof. Sybille Hellebrandt, Prof. dr hab. inż. Andrzej Kraśniewski

Dyscyplina / Specjalność: Telekomunikacja / Technika cyfrowa

Publiczna obrona rozprawy doktorskiej: 17-11-2015

Załączniki:
Pobierz plik (Autoreferat_J.Solecki.pdf)Autoreferat_J.Solecki.pdf1288 Kb11/17/15 19:04
Poprawiony: wtorek, 17 listopada 2015 19:03  

Szukaj

Ogłoszenia


Research Guide - Faculty of Electronics and Telecommunications

Oprogramowanie Terminali Mobilnych


RSS